技術(shù)中心
減少無法加工的風(fēng)險(xiǎn)，解密生產(chǎn)制造，了解行業(yè)規(guī)范和術(shù)語，提升行業(yè)技能
PCB電路指定DC跡線阻抗的首要12個(gè)原因分析越來越多的廠商要求指定PCB板上的DC跡線阻抗。以下從設(shè)計(jì)商的角度道出了指定和控制DC跡線阻抗的原因.
2014-09-16
6007- 快速解決PCB高速系統(tǒng)的信號(hào)完整性問題隨著數(shù)據(jù)速率的不斷提高，信號(hào)完整性問題已經(jīng)成為設(shè)計(jì)工程師要考慮的最關(guān)鍵因素。這種呈指數(shù)式的數(shù)據(jù)速率上升可以從手持移動(dòng)設(shè)備和消費(fèi)類顯示產(chǎn)品到高帶寬路由器/交換機(jī)等應(yīng)用中看到。2014-09-167884
- 高速DSP數(shù)據(jù)采集的信號(hào)完整性問題信號(hào)完整性的問題主要包括傳輸線效應(yīng)，如反射、時(shí)延、振鈴、信號(hào)的過程與下沖以及信號(hào)之間的串?dāng)_等，涉及傳輸線上的信號(hào)質(zhì)量及信號(hào)定時(shí)的準(zhǔn)確性...2014-09-1610311
高速DSP的PCB抗干擾設(shè)計(jì)技術(shù)高速系統(tǒng)中，噪聲干擾的產(chǎn)生是第一影響因素，高頻電路還會(huì)產(chǎn)生輻射和沖突，而較快的邊緣速率則會(huì)產(chǎn)生振鈴、反射和串?dāng)_。如果不考慮高速信號(hào)布局布線的特殊性，設(shè)計(jì)出的電路板將不能正常工作。因此PCB板的設(shè)計(jì)成功是DSP電路設(shè)計(jì)過程中非常關(guān)鍵的一個(gè)環(huán)節(jié)...2014-09-167293- 常用板級(jí)信號(hào)完整性分析模型一個(gè)理想的元器件模型，應(yīng)該既能正確反映元器件的電學(xué)特性又適于在計(jì)算機(jī)上進(jìn)行數(shù)值求解。一般來講，器件模型的精度越高，模型本身也就越復(fù)雜，所要求的模型參數(shù)個(gè)數(shù)也越多。這樣計(jì)算時(shí)所占內(nèi)存量增大，計(jì)算時(shí)間增加。而集成電路往往包含數(shù)量巨大的元器件，器件模型復(fù)雜度的少許增加就會(huì)使計(jì)算時(shí)間成倍延長。反之，如果模型過于粗糙，會(huì)導(dǎo)致分析結(jié)果不可靠...2014-09-166984
