搜索
PCB設(shè)計(jì)中的電源信號完整性的考慮?在電路設(shè)計(jì)中，一般我們很關(guān)心信號的質(zhì)量問題，但有時(shí)我們往往局限在信號線上進(jìn)行研究，而把電源和地當(dāng)成理想的情況來處理，雖然這樣做能使問題簡化，但在高速設(shè)計(jì)中，這種簡化已經(jīng)是行不通的了...
2014/09/12
6130- 高速PCB設(shè)計(jì)的信號完整性問題?隨著器件工作頻率越來越高，高速PCB設(shè)計(jì)所面臨的信號完整性等問題成爲(wèi)傳統(tǒng)設(shè)計(jì)的一個(gè)瓶頸，工程師在設(shè)計(jì)出完整的解決方案上面臨越來越大的挑戰(zhàn)。盡管有關(guān)的高速仿真工具和互連工具可以幫助設(shè)計(jì)師解決部分難題，但高速PCB設(shè)計(jì)也更需要經(jīng)驗(yàn)的不斷積累及業(yè)界間的深入交流...2014/09/126393
- PCB混合信號的分區(qū)設(shè)計(jì)如何降低數(shù)字信號和模擬信號間的相互干擾呢？在設(shè)計(jì)之前必須了解電磁兼容(EMC)的兩個(gè)基本原則：第一個(gè)原則是盡可能減小電流環(huán)路的面積；第二個(gè)原則是系統(tǒng)只采用一個(gè)參考面2014/09/125492
- PCB抄板信號的隔離技術(shù)?PCB抄板信號隔離技術(shù)是使數(shù)字或模擬信號在發(fā)送時(shí)不存在穿越發(fā)送和接收端之間屏障的電流連接。這允許發(fā)送和接收端外的地或基準(zhǔn)電平之差值可以高達(dá)幾千伏，并且防止可能損害信號的不同地電位之間的環(huán)路電流2014/09/126338
- PCB板導(dǎo)線阻抗干擾的形成原理目前在印制電路板的抄板制造中，導(dǎo)線多為銅線，銅金屬本身的物理特性決定了其在導(dǎo)電過程中必然存在一定的阻抗，導(dǎo)線中的電感成分會影響電壓信號的傳輸，電阻成分則會影響電流信號的傳輸，在高頻線路中電感量的影響尤為凸出...2014/09/116179
